SPI是一种高速的、全双工的、同步的通信总线，并且至多仅需使用4根线，节约了芯片的管脚，SPI主要应用于EEPROM、FLASH、ADC、DAC等芯片，还有数字信号处理器和数字信号解码器之间。SPI设备之间采用全双工模式通信，是一个主机和一个或者多个从机的主从模式。主机负责初始化帧，这个数据传输帧可以用于读与写两种操作，片选线可以从多个从机选择一个来响应主机的请求。 SPI接口定义如下表：

由上表也可以看出当SPI设备间通信时，数据线应该是MOSI连接MOSI，MISO连接MISO，SCLK与SCLK相连，而不是像串口那样TX、RX进行反接。当只有单一SPI从机设备时，如果从机设备允许的话，可直接将CS/SS线固定在低电平。然而类似于MAX1242这款需要CS/SS线的下降沿来触发的芯片，则必须将CC/SS线与主机相连。如下图，为一主一从连接方式。

大多数从机设备都有着三态逻辑的特性，因此当设备未被选中时，它们的MISO信号线会变成高阻抗状态（电气断开）。没有三态输出的设备则需外接三态缓冲器才能与其他的从机设备共享SPI总线。

SPI通信的4种工作模式

SPI通信中有4种不同的操作模式，不同的从机设备可能在出厂时就被设置好了某种模式，并且无法更改。但是SPI通信必须处于同一种模式下才能进行。因此我们应该对自己手里的SPI主机设备进行模式的配置，也就是通过CPOL(时钟极性)和CPHA(时钟相位)来控制SPI主设备的通信模式，具体如下：   时钟极性(CPOL)定义了SCLK时钟线空闲状态时的电平： 1. CPOL=0，即SCLK=0，表示SCLK时钟信号线在空闲状态时的电平为低电平，因此有效状态为高电平。   2. CPOL=1，即SCLK=1，表示SCLK时钟信号线在空闲状态时的电平为高电平，因此有效状态为低电平。   时钟相位(CPHA)定义了数据位相对于时钟线的时序(即相位)：   1. CPHA=0，即表示输出(out)端在上一个时钟周期的后沿改变数据，而输入(in)端在时钟周期的前沿(或不久之后)捕获数据。输出端保持数据有效直到当前时钟周期的尾部边缘。对于第一个时钟周期来说，第一位的数据必须在时钟前沿之前出现在MOSI线上。也就是一个CPHA=0的周期包括半个时钟空闲和半个时钟置位的周期。   2. CPHA=1，即表示输出(out)端在当前时钟周期的前沿改变数据，而输入(in)端在时钟周期的后沿(或不久之后)捕获数据。输出端保持数据有效直到下一个时钟周期的前沿。对于最后一个时钟周期来说，从机设备在片选信号消失之前保持MISO信号线有效。也就是一个CHPA=1的周期包括半个时钟置位和半个时钟空闲的周期。此处的前沿和后沿的意思表示在每个周期中第一个出现的边沿和最后一个出现的边沿。总的来说则为：当时钟为正向时钟时，时钟线的上升沿为前沿，时钟的下降沿为后沿，反之。 如下表，为SPI通信的4种模式：

下图显示了时钟极性和相位的时序图。红线表示时钟的前沿，蓝线表示时钟的后沿。